

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 59105341 A

(43) Date of publication of application: 18.06.84

(51) Int. CI

H01L 23/12 H01P 1/00

(21) Application number: 57215803

(22) Date of filing: 09.12.82

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(72) Inventor:

IKEDA YUKIO TAKAGI SUNAO

(54) INTERDIGITAL CAPACITOR


(57) Abstract:

PURPOSE: To vary characteristic impedance and a wavelength shortening rate in the case when the capacitor is regarded as a distribution fixed-number line by forming an epitaxial layer to the lower section of opposite fingers, joining a Schottky with a boundary surface between one finger and the epitaxial layer and forming an ohmic junction to the other finger.

CONSTITUTION: The epitaxial layer 13 formed to the lower section of the opposite fingers 4, 5 of the interdigital capacitor used for a microwave integrated circuit, and the Schottky junction surfaces are formed to the boundary surfaces 15 among one fingers 4 and the epitaxial layer 13 and the ohmic junctions to boundary surfaces 16 among the other fingers 5 and the epitaxial layer 13. Consequently, the size of an extent of a depletion layer 18 changes by adjusting a bias power supply 17, and the magnitude C₃ of an equivalent variable capacitance 19 depends upon the size of the extent of the depletion layer 18 because the equivalent variable capacitance 19 consists of the coupling capacitance of the fingers 4 and the fingers 5 and depletion capacitance depending upon the extent of the depletion layer. Accordingly, characteristic impedance and the wavelength shortening rate in the case when the

interdigital capacitor is regarded as the distribution fixed-number line can be changed by adjusting the bias power supply 17 and altering C₃.

COPYRIGHT: (C)1984,JPO&Japio



INTERDIGITAL CAPACITOR

Patent Number:

JP59105341

Publication date:

1984-06-18

Inventor(s):

IKEDA YUKIO; others: 01

Applicant(s):

MITSUBISHI DENKI KK

Requested Patent: JP59105341

Application Number: JP19820215803 19821209

Priority Number(s):

IPC Classification: H01L23/12; H01P1/00

EC Classification:

Equivalents:

Abstract

PURPOSE:To vary characteristic impedance and a wavelength shortening rate in the case when the capacitor is regarded as a distribution fixed-number line by forming an epitaxial layer to the lower section of opposite fingers, joining a Schottky with a boundary surface between one finger and the epitaxial layer and forming an ohmic junction to the other finger.

CONSTITUTION: The epitaxial layer 13 formed to the lower section of the opposite fingers 4, 5 of the interdigital capacitor used for a microwave integrated circuit, and the Schottky junction surfaces are formed to the boundary surfaces 15 among one fingers 4 and the epitaxial layer 13 and the ohmic junctions to boundary surfaces 16 among the other fingers 5 and the epitaxial layer 13. Consequently, the size of an extent of a depletion layer 18 changes by adjusting a bias power supply 17, and the magnitude C3 of an equivalent variable capacitance 19 depends upon the size of the extent of the depletion layer 18 because the equivalent variable capacitance 19 consists of the coupling capacitance of the fingers 4 and the fingers 5 and depletion capacitance depending upon the extent of the depletion layer. Accordingly, characteristic impedance and the wavelength shortening rate in the case when the interdigital capacitor is regarded as the distribution fixed-number line can be changed by adjusting the bias power supply 17 and altering C3.

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許公報 (A)

昭59-105341

Int. Cl.³
H 01 L 23/12
H 01 P 1/00

識別記号

庁内整理番号 7357--5F 7741--5 J ❸公開 昭和59年(1984)6月18日

発明の数 1 審査請求 未請求

(全 4 頁)

ロインタデイジタルキヤパシタ

②特 願 昭57-215803

②出 願 昭57(1982)12月9日

仍発 明 者 池田幸夫

鎌倉市上町屋325番地三菱電機 株式会社情報電子研究所內 ⑫発 明 者 高木直

鎌倉市上町屋325番地三菱電機 株式会社情報電子研究所内

の出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

四代 理 人 弁理士 萬野信一 外1名

明細音

発明の名称
インタディジタルキャパンタ

2. 特許請求の範囲

モノリシックマイクロ炭集役回路を含むマイクロ炭集役回路に用いるインタディジタルキャパンタにかいて、対向するフィンガーの下部にエピタキシャル層の境界面にはショットキー接合面を、他方のフィンガーとエピタキシャル層にはオーミック接合を形成してあることを特徴とするインタディジタルキャパンタ。

3. 条明の詳細な説明

との発明は、モノリショクマイクロ波集検回路 を含むマイクロ放集機回路に用いるインタディジ タルキャパンタの改良に関するものである。

サ1凶は、現在一般的に用いられている並列インタディジタルキャペンタの斜視凶である。サ1 凶において、(1)は勝電体基板、(2)はターミナル線路1、(3)はターミナル線路2、(4)はフィンガー1。 (5)はフィンガー2, (6)はアース面, (7)は端子1, (8)は端子2である。そして、ターミナル機路1(2)ターミナル機路2(3), フィンガー1(4), フィンガー2(5), アース面(6)は、誘電体基板(1)上に蒸着等により金属膜を設けることにより構成されている。さらに、並列インタディジタルキャパンタにおいては、ターミナル機路2(3)は接地されている。

次に、現在一般的に用いられている並列インタディジタルキャベンタを分布定数銀路と見なした場合の特性インピーダンス 20、被緊縮 √*eff について説明する。オ 2 図において、(3)はフィンガー間の関係である。

オ3 図は、 端子 1 (7)、 端子 2 (8)間の等価回路図であり、 オ3 図中、 四はターミナル級路 1 (2)の等価インダクタンスであり、 田は同じくターミナル 級路 1 (2)の等価容量であり、 12はフィンガー 1 (4)とフィンガー 2 (5)の結合により生じる容量に相当する等価結合容量である。ここで便宜上、 等価インダクタンス四、 等価容量切、 等価結合容量12の大きさをそれぞれ Li, Ci, C2 とする。

オ3図の等価回路図から、端子1(7)、端子2(8) 間は、その特性インビーダンスZo, 波長短縮率 √seff が次の式(1)、式(2)で与えられる分布定数 級路と等価である。

$$Z_0 = \sqrt{L_1/(C_1 + C_2)}$$
 (1)

$$\sqrt{ceff} = \sqrt{(C_1 + C_2)/C_0}$$
 (2)

但し Co は、誘幅体基板(山部分を真空とした場合のターミナル線路 1(2)の等価答慮である。

しかし、現在一般的に用いられている並列インタディンタルキャバンタは、それを分布足数線路と見なした場合の特性インピーダンス Zo', 放長短線路 Jeef! が固定している。

とこめで、トランジスタ増幅器等の半導体回路では、半導体部分の特性がはらつくことがあり、 整合回路を依照する必要が生じる場合がある。このような半導体回路の整合回路に上記インタディ ジタルキャバンタを使用した場合、その特性イン ピーダンス 20、破長短縮率 \sqrt{sell} が固定しているため、回路を調整することが軽かしい欠点があ

原理を配明するための模式図である。オ6図中, 町はパイアス電源、咽は空芝唐である。

空乏層 08 の拡がりの大きさはパイアス 電源切を調整することにより変化する。

サ7 図は、端子1(7)、端子2(8)間の毎価回路図であり、図中間は毎価可変容量である。毎価可変容量である。毎価可変容量のはフィンガー1(4)とフィンガー2(5)の結合容量と空芝脂の拡がりに依存する空芝脂容量とからなる。

この等価可変容量四の大きさをCsとすると、Cs は空芝層のの拡がりの大きさに依存する。つまり パイアス健康のを調整することにより、Cs を変 化させることができる。

オ7図の毎価回路図から、今回の発明に係るインタディジタルキャパンタは、その特性インビーダンス Zo'、 波長短縮率 pell が次の式(3), 式(4)で与えられる分布定数級路と毎価である。

$$Z'_{0} = \sqrt{L_{1} / (C_{1} + C_{3})}$$
 (3)

$$N_{ceff^2} = N_{C2} + C_2 / C_0$$
 (4)

った。

との発明は、この欠点を除去するため、インタディジタルキャパンタにおいて対向するフィンガーの下部にエピタキシャル層を設け、一方のフィンガーとエピタキシャル層の境界面にはショットキー接合を、他方にはオーミック接合を形成するととにより、それを分布定数線路と見なした場合の特性インピーダンス2の披長短縮器 ・cii を可変できるようにしたものである。

オ (図は、との発明に係るインタディジタルキャパンタの構造を示す斜視図である。オ 4 図において、 図はエピタキシャル僧、 砂は半絶数体基板である。

また、オ5 図はオ4 図をA - A 断面で切断した 場合の断面図である。

オ5凶にかいて、03は接触値1、00は接触面2であり、接触面100にはショットキー接合歯を、また接触面200にはオーミック接合面を形成している。

次に動作原理について説明する。 オ6 凶は動作

但し、Co は勝電体基板(I)部分を真空とした場合のターミナル網絡(I (2)の等価容量である。

以上から、この発明に係るインタディジタルキャパンタではパイアス電源のを調整して C® を変化 させることによって、それを分布定数線路と見なした場合の特性インピーダンス Zo, 被長短縮率 Jeeff 1 を変化させることができる。

なお、以上は、並列インタディジタルキャパシタの場合について説明したが、この発明はこれに 限らず直列インタディジタルキャパシタに使用し てもよい。


以上のように、この発明に係るインタディシタルキャパシタは、パイプス電源間を調整することによって、それを分布定数譲路と見なした場合の特性インピーダンス Zo´、 放長短縮率 \coll`´を変化させることができるので、例えば、これをモノリシックマイクロ放集侵回路を含むマイクロ放集役回路の一例である増幅器に用いると、パイプス電源間を微調することによって増幅器の特性を調整することができる利点がある。

4. 図面の画単な説明


サ1 図は現在一般的に用いられている並列インタディジタルキャバシタの斜視図、サ2 図はフィンガー部分の拡大図、サ3 図はサ1 図の等価回路図、サ4 図は今回の発明に保る並列インタディジタルキャバシタの斜視図、サ5 図はサ4 図を私ーA、断面で切断した断面図、サ6 図は動作原理を説明するための模式図、サ7 図はサ4 図の等価回路図であり、山は勝電体基板、(2)はターミナル線路1、(3)はターミナル線路2、(4)はフィンガー1、(5)はフィンガー2、(6)はアース面、(7)は端子1、(6)は第子2、(6)はアース面、(7)は端子1、(6)は端子2、(6)はアース面、(7)は端子1、(6)は端子2、(6)はアース面、(7)は端子1、(6)はコインガー2、(6)はアース面、(7)は端子1、(6)はコインガー2、(6)はアース面、(7)は端子1、(6)は第子2、(6)はアース面、(10)は発子1、(6)は端子2、(6)はアース面、(10)は発子1、(6)は発子2、(6)はアース面、(10)はアース面の間段、10)は第一日の間段、100は発音の容容量である。

なお, 図中何一あるいは相当部分には何一符号 を付して示してある。

代理人 湛 野 信 一







特許法第17条の2の規定による補正の掲載

昭和 57 年特許願第 215803 号(特開 昭 59-105341 号, 昭和 59 年 6 月 18 日発行. 公開特許公報 59-1054 号掲載) については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 7 (2)

Int.Ci.	識別記号	庁内整理番号
H01L 23/12 H01P 1/00		7 ⁻ 7 3 8 - 5 F 7 7 4 1 - 5 J

手 続 補 正 (自発) 61 9 30 昭和 年 月 日

特許庁長官殿

靈

1.事件の表示 特願昭 57-215803号

2. 発明の名称

インタデイジタルキャパシタ

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称 (601) 三菱電機株式会社

代表者 志 妓 守 哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名 (7375)弁理士 大 岩 増 雄

(連絡先03(213)3421特許部)



- 補正の対象 明細書の発明の詳細な説明の概。
- L 補正の内容 明細書をつぎのとおり訂正する。

ページ	行	訂正前	打正後
4	•	4 0 2 2	<i>ि</i> रक्स
5	16	f soft	f soff '
5	1 8	feett 1	feett '
•	7	1 40221	√ €€££ '
		١.	
		:	
	·.		